搜索资源列表
FFT16
- 基于FPGA的16点FFT快速傅立叶变换的Verilog源代码。-the FFT implement of Verilog based on FPGA
VERcf_fft_1024_8
- 1024点８位FFT的Verilog语言实现-1024-point FFT eight Verilog language
2C35F672_FFT
- 在Altera芯片2C35F672平台上的FFT程序，采用DSPBuilder5.0，生成Verilog文件。开发环境：QuartusII5.0。
cf_fft_2048_18
- 2048点的fft的算法源程序，应用verilog编程实现。
fftverilog
- 关于FFT实现的Verilog代码，
傅立叶变换
- fft变换verilog代码
FFT_64point
- 该工程实现了一个64点DIF FFT，verilog编写，通过Modelsim功能仿真。
FFT_verilog
- verilog 实现的FFT 流水线操作，速度能达到200M-verilog pipelining the FFT implementation, the speed can reach 200M
FFT288
- 本部分是128点的fft,经过了modelsim的仿真验证.里面采用了华莱士树等结构,整体结构采用2-It is 128 point fft,which has been verificated in the modelsim.In the verilog code ,we use hulaishi tree.we use 288 architecture to complete it.
fft64.rar
- 采用verilog代码编写了一个64位的fft，其中蝶形算法采用基2算法,the fft of 64 points
fft_256
- 256点的fft，使用verilog硬件描述语言实现，可以在quartus等仿真软件仿真-failed to translate
5566
- Alter官方FFT程序(使用Verilog编写)-Alter official FFT program (written using Verilog)
7788
- 用verilog编写的1024点的fft快速傅立叶变换-Written in 1024 by verilog point fast Fourier transform fft
butter
- 基-2的FFT的蝶形算法，verilog HDL 的源代码--2 Of the FFT butterfly-based algorithms, verilog HDL source code
61EDA_C2303
- verilog实现FFT 在quartus2环境下-using verilog to achieve FFt
chapter_listing
- Embedded SoPC Design with Nios II Processor and Verilog Examples
R2FFT-master
- 基2算法fft实现 verilog 快速傅里叶变换(the implemention of fft in radix 2 algorithm)
FFT_Module
- 接收机数字部分FFT模块的代码 包括verilog代码、 matlab仿真、 word文档 testbench 实现FFT(The code of the digital part FFT module of the receiver Including Verilog, matlab simulation, testbench Implementation of FFT)
pipelined_fft_64_128_256
- 用verilog实现64点，128点，256点的fft(64 points, 128 points, and 256 points FFT are implemented with Verilog)